imec, NanoIC 파일럿 라인을 통해 유럽의 실리콘 인터포저 기술 역량 강화

ㅇ NanoIC 실리콘 인터포저 기본 공정 확보, 개방형 PDK 개발 및 차세대 칩렛 시스템 연구 기반 마련

- 벨기에 반도체 연구기관 imec이 NanoIC 파일럿 라인의 실리콘 인터포저 플랫폼 기본 공정 흐름을 확보했다고 발표함

- 실리콘 인터포저는 칩렛 통합을 위한 핵심 기술로, 이번 성과는 유럽의 첨단 반도체 패키징 기술 개발과 접근성 확대를 위한 중요한 진전으로 평가됨

- NanoIC는 실리콘 인터포저를 포함한 세 가지 첨단 상호연결 기술을 개발 중이며, 각 기술의 공정설계키트(PDK) 개발과 소량 시제품 제작 지원을 추진함

- 이를 통해 연구기관과 기업의 차세대 칩렛 기반 반도체 시스템 개발을 지원할 예정임

ㅇ 실리콘 인터포저 기술에 대한 접근성 확대

- AI 및 고성능 컴퓨팅의 성능 요구가 높아지면서 여러 반도체 다이를 하나의 패키지로 결합하는 칩렛 기술과 고밀도 상호연결 기술의 중요성이 커지고 있음

- 실리콘 인터포저는 연산용 칩렛과 고대역폭 메모리(HBM) 등을 연결하는 고밀도 배선층으로, 데이터 전송 대역폭을 높이고 에너지 소비를 줄이는 핵심 기술임

- 이에 imec은 NanoIC 파일럿 라인을 통해 실리콘관통전극(TSV), 다층 금속 배선, 최소 20 µm 피치의 마이크로범프 등을 지원하는 실리콘 인터포저 참조 플랫폼을 구축 중임

- 이를 통해 연구기관과 기업들이 AI 가속기·GPU 등 차세대 고성능 반도체 시스템에 대한 기술 적용 가능성을 검토할 수 있도록 지원할 예정임

ㅇ 기술 참조 플랫폼에서 설계용 PDK 및 실제 칩 제작 기회로 확대

- 이번에 확보한 기본 공정 흐름은 2027년 초 공개 예정인 실리콘 인터포저 전용 공정설계키트(PDK) 개발의 기술적 기반이 됨

- 해당 PDK를 통해 대학·스타트업·팹리스 기업은 산업표준 반도체 설계 환경에서 실리콘 인터포저를 가상으로 설계·검토하고, 실제 제조에 앞서 첨단 패키징 기술의 적용 가능성을 평가할 수 있게 됨

- 또한 기존 미세 피치 RDL 인터포저 및 다이-웨이퍼 하이브리드 본딩용 PDK와 연계해 차세대 이종집적 반도체 시스템 개발을 지원할 예정임

ㅇ 각 기술, 첨단 칩렛 통합의 서로 다른 영역 담당

- NanoIC는 실리콘 인터포저, 미세 피치 RDL 인터포저, 다이-웨이퍼 하이브리드 본딩 등 세 가지 첨단 상호연결 기술을 전용 공정설계키트(PDK)로 제공해 다양한 반도체 시스템 설계를 지원함

- AI 기술의 빠른 발전으로 최적의 반도체 구성 예측이 어려워지는 가운데, 칩렛 기술은 연산·메모리·가속기 등을 유연하게 결합할 수 있는 대안으로 주목받고 있음

- NanoIC는 가상 설계에서 실제 실리콘 시제품 제작·실증까지 지원 범위를 확대해 연구기관과 기업의 첨단 패키징 기술 개발을 촉진할 계획임

- 이를 통해 유럽의 차세대 피지컬 AI, 자동차 및 고성능 컴퓨팅 분야의 기술 경쟁력 강화에 기여할 것으로 기대됨

Source: IMEC