Imec은 기존 CMOS 스케일링을 넘어서는 기술 로드맵(CMOS 2.0) 공동 개발을 위해 유럽 26개 대학 연구팀과의 최초 컨소시엄을 출범
- 이번 컨소시엄은 차세대 칩을 위한 설계 자동화 및 칩 아키텍처 연구에 집중하며, NanoIC 파일럿 라인*을 활용해 학문적 성과 및 첨단 기술을 산업 중심 혁신으로 연결할 예정
* 최첨단 장비와 산업 파트너와의 협력 생태계를 기반으로 차세대 반도체 로직, 메모리, 3D 기술, 공정 설계 키트(PDK)을 조기에 경험할 수 있는 등 이번 컨소시엄에서 핵심적인 역할을 수행
- 참여 대학과 Imec이 공동으로 핵심 기술을 개발할 예정이며, 총 26명의 박사과정 연구원이 각 소속 대학에서의 연구 수행 및 서로 다른 전문 분야 간 협업으로 시너지를 창출
- 또한 이는 학계와 산업 간 격차를 줄이는 동시에 유럽 반도체 산업의 인력·기술 역량 강화에도 기여할 것으로 기대됨
CMOS 2.0은 Imec의 새로운 반도체 패러다임으로, 기존 트랜지스터 미세화 중심의 한계를 넘어 반도체 설계 도구를 확장하는 접근
- 미세 웨이퍼 적층 기술을 활용한 칩 내 연결성 향상 및 하나의 시스템 내 여러 기술을 통합할 수 있는 유연성을 제공하여 기능별로 최적화된 여러 층을 3D로 적층한 맞춤형 칩을 가능하게 할 것으로 보임
- 이는 미래 워크로드와 응용 분야에 맞춘 컴퓨팅 아키텍처 설계 및 최적화 방식에 큰 변화를 가져올 것으로 전망
- 또한 차세대 컴퓨팅 시스템 구현의 핵심 기술로, 범용 프로세서, 고성능 AI 시스템 및 엣지 AI 응용 등 폭넓은 분야에 영향을 미칠 것으로 기대됨
관련 주요 인사들은 동 컨소시엄이 전문성의 융합과 긴밀한 협력을 통해 기술 스케일링의 새로운 방향을 제시할 것으로 전망
- 학술 협력 개발 책임자 Sahar는 “연결성과 이종 통합의 이점을 활용하기 위해 설계 및 칩 아키텍처 전반의 재구성이 필수적이며, 이를 위한 구조적인 전문성의 융합 및 협력이 필요하다”라고 밝힘
- 기술 디렉터 Mehdi는 “이번 컨소시엄은 설계 전반에 CMOS 2.0 기술을 적용하는 것을 목표로 하며, Imec은 학계 연구와 산업 수요를 연결하는 중요한 역할을 한다”라고 언급함
