벨기에 imec이 조정하는 유럽 반도체 파일럿 라인 NanoIC는 2nm 이하 칩 기술 혁신 가속화를 목표로 함
- NanoIC는 이번에 두 개의 새로운 공정 설계 키트(PDK)*를 공개
* A14 로직 스케일링을 위한 ‘A14 pathfinding PDK’, 첨단 임베디드 메모리 탐색을 위한 ‘eDRAM system exploration PDK’
- PDK는 실제 하드웨어가 존재하기 전 단계에서 설계자에게 현실적인 설계 규칙과 구현 워크플로우를 제공하는 도구로, 반도체 혁신에서 핵심적 역할을 수행
- NanoIC는 이번 공개를 통해 A14 앙스트롬 노드에서의 로직 스케일링과 임베디드 메모리 통합이라는 미래 컴퓨팅 시스템의 두 핵심 기술 영역에 대한 초기 설계 접근을 처음으로 제공
A14 로직 스케일링 및 eDRAM 통합 탐색 플랫폼 구축
- A14 pathfinding PDK는 14 앙스트롬 노드에서의 스케일링을 탐색할 수 있는 가상 설계 환경을 제공
- 해당 노드의 핵심 혁신은 기존 N2 PDK의 TSV Middle(TSVM) 기반 백사이드 전력 공급 구조를 대체하는 ‘직접 백사이드 접촉(direct backside contact)’ 방식 도입임
- 이 구조는 웨이퍼 후면에서 게이트로 직접 전력을 공급함으로써 상부 금속 배선을 단순화하고 IR drop을 줄이며, 동일 주파수 및 셀 밀도 조건에서 N2 대비 18% 면적 감소 및 7% 전력 절감 효과를 제공
- imec은 해당 노드에서 PDK를 최초로 공개했으며, 162 SDC 라이브러리를 포함하고 Cadence 및 Synopsys 등 주요 EDA 업체의 지원을 받음
- eDRAM system exploration PDK는 고밀도·저지연 온칩 메모리 확보라는 첨단 시스템의 주요 과제 해결을 목표로 함
- 해당 PDK는 전력 소모가 큰 오프칩 DRAM과 면적 제약이 있는 온칩 SRAM 사이의 간극을 메우는 임베디드 메모리 솔루션을 탐색할 수 있는 가상 플랫폼을 제공
- 데이터 집약적 및 AI 워크로드 환경에서 시스템 수준 동작을 분석할 수 있도록 설계되었으며, 프로세서 및 GPU 인접 메모리 통합 전략을 평가할 수 있도록 지원
- 향후 eDRAM PDK는 전체 시스템 탐색 플랫폼으로 확장될 예정이며, 장기적으로 하드웨어 검증 및 NanoIC 파일럿 라인에서의 테이프아웃 및 프로토타이핑 기회로 발전할 계획
유럽 반도체 가치사슬과 설계 생태계 강화
- NanoIC는 두 PDK를 무료로 공개함으로써 대학·산업계·스타트업의 차세대 기술 접근 장벽을 낮추고자 함
- 현실적인 설계 규칙과 워크플로우 제공을 통해 초기 설계 탐색을 실제 통합 환경과 연결하고, 새로운 기술 노드에서의 통합 과제를 사전에 검토할 수 있도록 지원
- imec 부서장 Bardon은 이러한 PDK가 기술 선택의 정량적 비교와 실습 기반 평가를 가능하게 해 설계 혁신의 위험을 낮추고 학습 속도를 가속화한다고 설명
- NanoIC 프로그램 매니저 Fiorentino는 광범위한 접근성을 통해 유럽 반도체 가치사슬로 직접 연결될 연구 방향과 혁신 개념 탐색을 촉진할 수 있다고 강조
- A14 및 eDRAM PDK는 기존 N2 PDK와 함께 Europractice를 통해 제공되며, 2026년 3월과 5월에 관련 워크숍이 개최될 예정
